

PRODUCT CHANGE NOTICE

PCN 编号	PCN20200723-001_HC32F460HC32D391 系列手册勘误	发行人:陈帅	发行日期: 2020/08/12
客户名称	NA	联系人: NA	

受影响产品	商业名称	规格型号	备注
	HC32F460/HC32D391 系列	ALL	

变更原因描述	HC32F460/HC32D391 用户手册勘误, 更新主频 200MHz 相关的修改
--------	---

变更方法描述	文档名称及章节	更新前	更新后
	产品特性	ARM Cortex-M4 32bit MCU+FPU, 210DMIPS, up to 512KB Flash, 192KB SRAM, USB FS (Device/Host), 14 Timers, 2 ADCs, 1 PGA, 3 CMPs, 20 个通信接口	ARM Cortex-M4 32bit MCU+FPU, 250DMIPS , up to 512KB Flash, 192KB SRAM, USB FS (Device/Host), 14 Timers, 2 ADCs, 1 PGA, 3 CMPs, 20 个通信接口
	<ul style="list-style-type: none"> ● ARMv7-M 架构 32bit Cortex-M4 CPU, 集成 FPU、MPU, 支持 SIMD 指令的 DSP, 及 CoreSight 标准调试单元。最高工作主频 168MHz, Flash 加速单元实现 0-wait 程序执行, 达到 210DMIPS 或 485Coremarks 的运算性能 ● 内置存储器 <ul style="list-style-type: none"> - 最大 512KByte 的 Flash memory, 支持安全保护及数据加密¹ - 最大 192KByte 的 SRAM, 包括 32KByte 的 168MHz 单周期访问高速 RAM, 4KByte Retention RAM 	<ul style="list-style-type: none"> ● ARMv7-M 架构 32bit Cortex-M4 CPU, 集成 FPU、MPU, 支持 SIMD 指令的 DSP, 及 CoreSight 标准调试单元。最高工作主频 200MHz, Flash 加速单元实现 0-wait 程序执行, 达到 250DMIPS 或 680Coremarks 的运算性能 ● 内置存储器 <ul style="list-style-type: none"> - 最大 512KByte 的 Flash memory, 支持安全保护及数据加密¹ - 最大 192KByte 的 SRAM, 包括 32KByte 的 200MHz 单周期访问高速 RAM, 4KByte Retention RAM 	
	<ul style="list-style-type: none"> ● 低功耗运行 <ul style="list-style-type: none"> - 外设功能可以独立关闭或开启 - 三种低功耗模式: Sleep, Stop, Power down 模式 - Run 模式和 Sleep 模式下支持高速模式、超低速模式之间的切换 	<ul style="list-style-type: none"> ● 低功耗运行 <ul style="list-style-type: none"> - 外设功能可以独立关闭或开启 - 三种低功耗模式: Sleep, Stop, Power down 模式 - Run 模式和 Sleep 模式下支持超高速模式、高速模式、超低速模式之间的切换 	
	2 个独立 12bit 2MSPS ADC	2 个独立 12bit 2.5MSPS ADC	
	1 个 QSPI, 支持 168Mbps 高速访问 (XIP)	- 1 个 QSPI, 支持 200Mbps 高速访问 (XIP)	
1.简介	_____系列是基于 ARM® Cortex®-M4 32-bit RISC CPU, 最高工作频	_____系列是基于 ARM® Cortex®-M4 32-bit RISC CPU, 最高工	

	率 168MHz 的高性能 MCU。	作频率 200MHz 的高性能 MCU。
	Run 模式和 Sleep 模式下可切换高速模式 (≤168MHz) 和超低速模式 (≤8MHz)。	Run 模式和 Sleep 模式下可切换超高速模式 (≤200MHz)、高速模式 (≤168MHz) 和超低速模式 (≤8MHz)。
	包括 2 个独立 12bit 2MSPS ADC	包括 2 个独立 12bit 2.5MSPS ADC
	图 1-1 功能框图 各总线的频率分别为 168MHz, 84MHz, 42MHz	图 1-1 功能框图 各总线的频率分别为 200MHz, 100MHz, 50MHz 详见附 1-1
	1.4.4 中系统时钟的最大运行时钟频率可以达到 168MHz。	1.4.4 中系统时钟的最大运行时钟频率可以达到 200MHz。
	1.4.5 芯片通过功耗控制逻辑(PWC)提供了高速、超低速两种运行模式, 睡眠、停止和掉电等三种低功耗模式。	1.4.5 芯片通过功耗控制逻辑(PWC)提供了超高速、高速、超低速三种运行模式, 睡眠、停止和掉电等三种低功耗模式。
	1.4.15 - 2MSPSPCLK4=ADCLK=60MHz, 12 位, 采样 17 周期)	1.4.15 - 2.5MSPS (PCLK4=ADCLK=60MHz, 12 位, 采样 11 周期)
2 引脚配置及功能	图 2.1 引脚配置图 表 2-1 引脚功能表 表 2-5 引脚功能说明	图或表中的功能名 TCK_SWCLK、TMS_SWDIO、TDO_TRACESWO、TDI、nTRST 分别改为 JTCK_SWCLK、JTMS_SWDIO、JTDO_TRACESWO、JTDI、NJTRST
2.1 引脚配置图		增加 256KB 产品的引脚配置图
	HC32F460ZEUA-QFN60TR	HC32F460KEUA-QFN60TR
4.2 总线结构	适配主频 168MHz	适配主频 200MHz 详细修改内容见附 1-2
6. 时钟控制器	系统时钟的最大运行时钟频率可以达到 168MHz。	系统时钟的最大运行时钟频率可以达到 200MHz。
6.4 时钟规格	适配主频 168MHz	适配主频 200MHz 详细修改内容见附 1-3
6.7 PLL 时钟	<ul style="list-style-type: none"> MPLL 由 XTAL 或 HRC 振荡器提供时钟信号, 并具有三个不同的输出时钟: <ul style="list-style-type: none"> P 分频器输出用于生成系统时钟 (最高达 168 MHz) 	<ul style="list-style-type: none"> MPLL 由 XTAL 或 HRC 振荡器提供时钟信号, 并具有三个不同的输出时钟: <ul style="list-style-type: none"> P 分频器输出用于生成系统时钟 (最高达 200 MHz)
6.11.1	CMU XTAL 配置寄存器 b5~b4:XTALDRV	CMU XTAL 配置寄存器 b5~b4:XTALDRV[1:0]
6.11.2	CMU XTAL 配置寄存器 b3~b0 XTALSTB	CMU XTAL 安定配置寄存器 b3~b0 XTALSTB[3:0]
6.11.5	CMU XTAL 振荡故障状态寄存器 b6~b3 Reserved	CMU XTAL 振荡故障状态寄存器 b7~b1 Reserved
6.11.6	CMU XTAL32 配置寄存器 b2 XTAL32SUPDRV	CMU XTAL32 配置寄存器 b2~b0 XTAL32DRV[2:0] 000: 中驱动能力 001: 大驱动能力 其他: 禁止设定 注: 使用方法参考电气特性章节【晶振/陶瓷谐振器产生的低速外部时钟】
	0: 禁止超高速驱动 1: 允许超高速驱动	
	b1~b0 XTAL32DRV[1:0]	
	00: 中驱动能力	

	01: 大驱动能力 10: 小驱动能力 11: 超小驱动能力	
6.11.7	CMU XTAL32 滤波寄存器	CMU XTAL32 滤波寄存器
	b1~b0 XTAL32NF 0x: RUN模式/停止模式/掉电模式, XTAL32的3us滤波有效 10: RUN模式XTAL32的3us滤波有效, 停止模式或掉电模式XTAL32的3us滤波无效 11: RUN模式/停止模式/掉电模式, XTAL32的3us滤波无效	b1~b0 XTAL32NF[1:0] 00: RUN模式/停止模式/掉电模式, XTAL32的3us滤波有效 01: RUN模式XTAL32的3us滤波有效, 停止模式或掉电模式XTAL32的3us滤波无效 10: 设定禁止 11: RUN模式/停止模式/掉电模式, XTAL32的3us滤波无效
6.11.9	CMU HRC 校准寄存器	CMU HRC 校准寄存器
	b7~b0 HRCTRM	b7~b0 HRCTRM[7:0]
6.11.11	CMU MRC 校准寄存器	CMU MRC 校准寄存器
	b7~b0 MRCTRM	b7~b0 MRCTRM[7:0]
6.11.13	CMU LRC 校准寄存器	CMU LRC 校准寄存器
	b7~b0 LRCTRM	b7~b0 LRCTRM[7:0]
6.11.15	CMU MPLL 配置寄存器	CMU MPLL 配置寄存器
	b31-b28 M PLLP	b31-b28 M PLLP[3:0]
	b27-b24 M PLLQ	b27-b24 M PLLQ[3:0]
	b23-b20 M PLLR	b23-b20 M PLLR[3:0]
	b16-b8 M PLLN	b16-b8 M PLLN[8:0]
b4-b0 M PLLM	b4-b0 M PLLM[3:0]	
6.11.17	CMU UPLL 配置寄存器	CMU UPLL 配置寄存器
	b31-b28 U PLLP	b31-b28 U PLLP[3:0]
	b27-b24 U PLLQ	b27-b24 U PLLQ[3:0]
	b23-b20 U PLLR	b23-b20 U PLLR[3:0]
	b16-b8 U PLLN	b16-b8 U PLLN[8:0]
	b4-b0 U PLLM	b4-b0 U PLLM[3:0]
6.11.21	CMU 时钟分频配置寄存器	CMU 时钟分频配置寄存器
	b26~24 HCLKS	b26~24 HCLKS[2:0]
	b22~20 EXCKS	b22~20 EXCKS[2:0]
	b18~16 PCLK4S	b18~16 PCLK4S[2:0]
	b14~12 PCLK3S	b14~12 PCLK3S[2:0]
	b10~8 PCLK2S	b10~8 PCLK2S[2:0]
	b6~4 PCLK1S	b6~4 PCLK1S[2:0]
	b2~0 PCLK0S	b2~0 PCLK0S[2:0]
6.11.22	CMU USBFS 时钟配置寄存器	CMU USBFS 时钟配置寄存器
	b7~b4 USBCKS	b7~b4 USBCKS[3:0]
6.11.23	CMU AD/TRNG 时钟配置寄存器	CMU AD/TRNG 时钟配置寄存器

	b3~b0 PERICKSEL	b3~b0 PERICKSEL[3:0]																
6.11.24	CMU 调试时钟配置寄存器	CMU 调试时钟配置寄存器																
	b1~0 TPIUCKS	b1~0 TPIUCKS[1:0]																
6.11.25	CMU MCO1 配置寄存器	CMU MCO1 配置寄存器																
	b6~b4 MCO1DIV	b6~b4 MCO1DIV[2:0]																
	b3~b0 MCO1SEL	b3~b0 MCO1SEL[3:0]																
6.11.26	FCM 下限比较值寄存器	FCM 下限比较值寄存器																
	b15~b0 LVR	b15~b0 LVR[15:0]																
6.11.27	FCM 上限比较值寄存器	FCM 上限比较值寄存器																
	b15~b0 UVR	b15~b0 UVR[15:0]																
6.11.28	FCM 计数器值寄存器	FCM 计数器值寄存器																
	b15~b0 CNTR[15:0]	b15~b0 CNTR[15:0]																
6.11.30	FCM 测量对象控制寄存器	FCM 测量对象控制寄存器																
	b7~b4 MCKS	b7~b4 MCKS[3:0]																
	b1~b0 MDIVS	b1~b0 MDIVS[1:0]																
6.11.31	FCM 测量基准控制寄存器	FCM 测量基准控制寄存器																
	b13~b12 EDGES	b13~b12 EDGES[1:0]																
	b9~b8 DNFS	b9~b8 DNFS[1:0]																
	b6~b3 RCKS	b6~b3 RCKS[3:0]																
	b1~b0 RDIVS	b1~b0 RDIVS[1:0]																
7. 电源控制	芯片通过功耗控制逻辑(PWC)提供了高速、超低速等两种运行模式, 睡眠、停止和掉电等三种低功耗模式。	芯片通过功耗控制逻辑(PWC)提供了 超高速 、高速、超低速等 三 种运行模式, 睡眠、停止和掉电等三种低功耗模式。																
表 7-3 运行模式	<table border="1"> <thead> <tr> <th>运行模式</th> <th>说明</th> </tr> </thead> <tbody> <tr> <td>高速运行模式 (High Speed Run Mode)</td> <td>主频168MHz以下</td> </tr> <tr> <td>超低速运行模式 (Ultra low Speed Run Mode)</td> <td>主频8MHz以下</td> </tr> </tbody> </table>		运行模式	说明	高速运行模式 (High Speed Run Mode)	主频168MHz以下	超低速运行模式 (Ultra low Speed Run Mode)	主频8MHz以下	<table border="1"> <thead> <tr> <th>运行模式</th> <th>说明</th> </tr> </thead> <tbody> <tr> <td>超高速运行模式 (Ultra high Speed Run Mode)</td> <td>主频200MHz以下</td> </tr> <tr> <td>高速运行模式 (High Speed Run Mode)</td> <td>主频168MHz以下</td> </tr> <tr> <td>超低速运行模式 (Ultra low Speed Run Mode)</td> <td>主频8MHz以下</td> </tr> </tbody> </table>		运行模式	说明	超高速运行模式 (Ultra high Speed Run Mode)	主频200MHz以下	高速运行模式 (High Speed Run Mode)	主频168MHz以下	超低速运行模式 (Ultra low Speed Run Mode)	主频8MHz以下
	运行模式	说明																
	高速运行模式 (High Speed Run Mode)	主频168MHz以下																
	超低速运行模式 (Ultra low Speed Run Mode)	主频8MHz以下																
运行模式	说明																	
超高速运行模式 (Ultra high Speed Run Mode)	主频200MHz以下																	
高速运行模式 (High Speed Run Mode)	主频168MHz以下																	
超低速运行模式 (Ultra low Speed Run Mode)	主频8MHz以下																	
7.4.1 运行模式	<p>高速运行模式、超低速运行模式之间的切换需要遵循如下流程 1~流程 2。</p> <p>1. 高速模式向超低速模式切换</p> <ol style="list-style-type: none"> 1) 设置在超低速模式下使用的时钟源, 确保时钟源符合超低速模式下的频率要求 2) 关闭在超低速模式下不需要使用的时钟源及模块, 确认 Flash 不处于编程或者擦除状态 3) 设置 FLASH 的 FRMC.LVM=1、RAM 动作模式寄存器 PWR_RAMOPM 设置成 0x9062 4) 确认 FRMC.LVM=1, RAMOPT=0x9062 5) 设置 PWR_PWRC2.DDAS[3:0]为 0001; PWR_PWRC2.DVS[1:0]为 01 6) 写 PWR_MDSWCR=0x10 7) 等待 TSWMD1(30uS) 8) 芯片在超低速模式下动作 	<p>超高速运行模式、高速运行模式、超低速运行模式之间的切换需要遵循如下流程 1~流程 6。</p> <p>1. 高速模式向超低速模式切换</p> <ol style="list-style-type: none"> 1) 设置在超低速模式下使用的时钟源, 确保时钟源符合超低速模式下的频率要求 2) 关闭在超低速模式下不需要使用的时钟源及模块, 确认 Flash 不处于编程或者擦除状态 3) 设置 FLASH 的 FRMC.LVM=1、RAM 动作模式寄存器 PWR_RAMOPM 设置成 0x9062 4) 确认 FRMC.LVM=1, RAMOPT=0x9062 5) 设置 PWR_PWRC2.DDAS[3:0]为 0001; PWR_PWRC2.DVS[1:0]为 10 6) 写 PWR_MDSWCR=0x10 7) 等待 TSWMD1(30uS) 8) 芯片在超低速模式下动作 																


		<p>3.高速模式向超高速模式切换</p> <ol style="list-style-type: none"> 1) 设置 PWR_PWRC2.DDAS[3:0] 为 1111; PWR_PWRC2.DVS[3:0]设置为 00 2) 写 PWR_MDSWCR =0x10 3) 等待 TSWMD2 (30uS) 4) 芯片在超高速模式下动作 <p>4.超高速模式向高速模式切换</p> <ol style="list-style-type: none"> 1) 设置在超高速模式下使用的时钟源, 确保时钟源符合高速模式下的频率要求 2) 设置 PWR_PWRC2.DDAS[3:0] 为 1111; PWR_PWRC2.DVS[3:0]设置为 11 3) 写 PWR_MDSWCR =0x10 4) 等待 TSWMD2(30uS) 5) 芯片在高速模式下动作 <p>5.超低速模式向超高速模式切换</p> <ol style="list-style-type: none"> 1) 设置 PWR_PWRC2.DDAS[3:0] 为 1111; PWR_PWRC2.DVS[3:0]设置为 00 2) 写 PWR_MDSWCR =0x10 3) 等待 TSWMD2(30uS) 4) 设置 FLASH 的 FRMC.LVM=0、RAM 动作模式寄存器 PWR_RAMOPM 设置成 0x8043 5) 确认 FRMC.LVM=0, RAMOPT=0x8043 6) 芯片在超高速模式下动作 <p>6.超高速模式向超低速模式切换</p> <ol style="list-style-type: none"> 1) 设置在超低速模式下使用的时钟源, 确保时钟源符合超低速模式下的频率要求 2) 关闭在超低速模式下不需要使用的时钟源及模块, 确认 Flash 不处于编程或者擦除状态 3) 设置 FLASH 的 FRMC.LVM=1、RAM 动作模式寄存器 PWR_RAMOPM 设置成 0x9062 4) 确认 FRMC.LVM=1, RAMOPT=0x9062 5) 设置 PWR_PWRC2.DDAS[3:0]为 0001; PWR_PWRC2.DVS[1:0] 为 10 6) 写 PWR_MDSWCR =0x10 7) 等待 TSWMD1(30uS) 8) 芯片在超低速模式下动作 																												
<p>7.4.3 停止模式</p>	<p>要禁止 ADC, 需要 ADCR.STRT 位清“0”, 在保证 A/D 转换器模拟模块停止稳定时间后在执行 WFI 指令进入停止模式</p>	<p>要禁止 ADC, 需要 ADC_STR.STRT 位清“0”后将寄存器 PWR_FCG3 中 ADC 对应位写 1, 使 ADC 进入模块停止状态后, 再执行 WFI 指令进入停止模式。</p>																												
<p>表 错误!文档中没有指定样式的文字。-1 运行模式说明</p>	<table border="1"> <thead> <tr> <th rowspan="2">运行模式</th> <th rowspan="2">频率范围</th> <th colspan="2">寄存器设定</th> </tr> <tr> <th>PWR_PWRC2.DVS</th> <th>PWR_PWRC2.DDAS</th> </tr> </thead> <tbody> <tr> <td>高速运行模式</td> <td>168MHz以下</td> <td>11</td> <td>1111</td> </tr> <tr> <td>超低速运行模式*</td> <td>8MHz以下</td> <td>10</td> <td>1000</td> </tr> </tbody> </table>	运行模式	频率范围	寄存器设定		PWR_PWRC2.DVS	PWR_PWRC2.DDAS	高速运行模式	168MHz以下	11	1111	超低速运行模式*	8MHz以下	10	1000	<table border="1"> <thead> <tr> <th rowspan="2">运行模式</th> <th rowspan="2">频率范围</th> <th colspan="2">寄存器设定</th> </tr> <tr> <th>PWR_PWRC2.DVS</th> <th>PWR_PWRC2.DDAS</th> </tr> </thead> <tbody> <tr> <td>超高速运行模式</td> <td>200MHz以下</td> <td>00</td> <td>1111</td> </tr> <tr> <td>高速运行模式</td> <td>168MHz以下</td> <td>11</td> <td>1111</td> </tr> </tbody> </table>	运行模式	频率范围	寄存器设定		PWR_PWRC2.DVS	PWR_PWRC2.DDAS	超高速运行模式	200MHz以下	00	1111	高速运行模式	168MHz以下	11	1111
运行模式	频率范围			寄存器设定																										
		PWR_PWRC2.DVS	PWR_PWRC2.DDAS																											
高速运行模式	168MHz以下	11	1111																											
超低速运行模式*	8MHz以下	10	1000																											
运行模式	频率范围	寄存器设定																												
		PWR_PWRC2.DVS	PWR_PWRC2.DDAS																											
超高速运行模式	200MHz以下	00	1111																											
高速运行模式	168MHz以下	11	1111																											

		超低速运行模式*	8MHz以下	10	1000																														
表 7-10 寄存器一览	PWR_PWRC3 复位值: 0x00 PWR_XTAL32CS 复位值: 0x08 PWR_STPMCR 复位值: 0x0000 PWR_RAMOPM 位宽: 32	PWR_PWRC3 复位值: 0x07 PWR_XTAL32CS 复位值: 0x02 PWR_STPMCR 复位值: 0x4000 PWR_RAMOPM 位宽: 16																																	
7.7.2 PWR_PWRC1	bit7-bit6 STPDAS[1:0] 功能: 00:高速模式进入 STOP 模式时设定的驱动能力	bit7-bit6 STPDAS[1:0] 功能: 00:超高速模式、高速模式进入 STOP 模式时设定的驱动能力																																	
7.7.2 PWR_PDWKE2		bit6 变更为预留位																																	
7.7.3 电源模式控制寄存器 2 (PWR_PWRC2)	<table border="1"> <thead> <tr> <th>位</th> <th>标记</th> <th>位名</th> <th>功能</th> <th>读写</th> </tr> </thead> <tbody> <tr> <td>b5-b4</td> <td>DVS[1:0]</td> <td>.....</td> <td>00/01:设定禁止</td> <td></td> </tr> <tr> <td>b3-b0</td> <td>DDAS[3:0]</td> <td>.....</td> <td>1111:高速运行模式 驱动能力选择</td> <td>R/W</td> </tr> </tbody> </table>	位	标记	位名	功能	读写	b5-b4	DVS[1:0]	00/01:设定禁止		b3-b0	DDAS[3:0]	1111:高速运行模式 驱动能力选择	R/W	<table border="1"> <thead> <tr> <th>位</th> <th>标记</th> <th>位名</th> <th>功能</th> <th>读写</th> </tr> </thead> <tbody> <tr> <td>b5- b4</td> <td>DVS[1:0]</td> <td>.....</td> <td>00:选择超高速动作模式电压 01:设定禁止</td> <td></td> </tr> <tr> <td>b3- b0</td> <td>DDAS[3:0]</td> <td>.....</td> <td>1111:超高速运行模式、高速运行模式 驱动能力选择</td> <td>R/W</td> </tr> </tbody> </table>				位	标记	位名	功能	读写	b5- b4	DVS[1:0]	00:选择超高速动作模式电压 01:设定禁止		b3- b0	DDAS[3:0]	1111:超高速运行模式、高速运行模式 驱动能力选择	R/W
位	标记	位名	功能	读写																															
b5-b4	DVS[1:0]	00/01:设定禁止																																
b3-b0	DDAS[3:0]	1111:高速运行模式 驱动能力选择	R/W																															
位	标记	位名	功能	读写																															
b5- b4	DVS[1:0]	00:选择超高速动作模式电压 01:设定禁止																																
b3- b0	DDAS[3:0]	1111:超高速运行模式、高速运行模式 驱动能力选择	R/W																															
7.7.5 PWR_PDWKE0	位标记: WKEn_m(n=0,1,2,3,m=0,1,2,3)	位标记: WKEnm(n=0,1,2,3,m=0,1,2,3)																																	
7.7.6 PWR_PDWKE1		去除下划线																																	
7.7.10 PWR_PDWKF1		b6,b3 变更为预留位																																	
7.7.13 PWR_FCG0	寄存器说明只有标号, 不容易理解。	寄存器说明中增加更详细的模块信息。																																	
7.7.14 PWR_FCG1	例: TRNG 功能说明:	例: TRNG 功能说明:																																	
7.7.15 PWR_FCG2	0: TRNG 功能使能	0: 加密协处理模块 CPM 中的真随机发生器 TRNG 功能使能																																	
7.7.16 PWR_FCG3	1: TRNG 功能无效	1: 加密协处理模块 CPM 中的真随机发生器 TRNG 功能无效																																	
7.7.13 PWR_FCG0	b17: PTDIS b10: RETRAM b8: SRAMECC b4: SRAM0 b0: RAMHS	b17: AOS b10: SRAMRET b8: SRAM3 b4: SRAM12 b0: SRAMH																																	
7.7.16 PWR_FCG3		bit4 变更位预留位																																	
7.7.18 PWR_FPRC		bit7-bit4 变更为预留位																																	
7.7.19 PWR_STPMCR		增加预留位 bit14 写入时写'1'的说明。																																	
7.7.21 RAM 运行条件寄存器 (PWR_RAMOPM)	<table border="1"> <thead> <tr> <th>位</th> <th>标记</th> <th>位名</th> <th>功能</th> <th>读写</th> </tr> </thead> <tbody> <tr> <td>b15- b0</td> <td>PWR_RAMOPM [15:0]</td> <td>.....</td> <td>芯片工作在高速运行模式时, PWR_RAMOPM 设置成 0x8043。</td> <td>-</td> </tr> </tbody> </table>	位	标记	位名	功能	读写	b15- b0	PWR_RAMOPM [15:0]	芯片工作在高速运行模式时, PWR_RAMOPM 设置成 0x8043。	-	<table border="1"> <thead> <tr> <th>位</th> <th>标记</th> <th>位名</th> <th>功能</th> <th>读写</th> </tr> </thead> <tbody> <tr> <td>b15- b0</td> <td>PWR_RAMOP M[15:0]</td> <td>.....</td> <td>芯片工作在超高速/高速运行模式时, PWR_RAMOPM</td> <td>-</td> </tr> </tbody> </table>				位	标记	位名	功能	读写	b15- b0	PWR_RAMOP M[15:0]	芯片工作在超高速/高速运行模式时, PWR_RAMOPM	-										
位	标记	位名	功能	读写																															
b15- b0	PWR_RAMOPM [15:0]	芯片工作在高速运行模式时, PWR_RAMOPM 设置成 0x8043。	-																															
位	标记	位名	功能	读写																															
b15- b0	PWR_RAMOP M[15:0]	芯片工作在超高速/高速运行模式时, PWR_RAMOPM	-																															

	设置成0x8043。																																																		
7.7.22 PWR_XTAL32CS	初始值:0x08	初始值:0x02 增加 bit1 预留位写入时写'1'的说明。																																																		
7.7.27 PVD 电平 控制寄存器 (PWR_PVDLCR)	<table border="1"> <thead> <tr> <th>位</th> <th>标记</th> <th>位名</th> <th>功能</th> <th>读写</th> </tr> </thead> <tbody> <tr> <td>b7</td> <td>Reserved</td> <td>-</td> <td>预留位, 写入时写"0"。</td> <td>R/W</td> </tr> <tr> <td>b6~b4</td> <td>PVD2 LVL</td> <td>PVD2 阈值电压选择</td> <td>000: 2.1V 001: 2.3V 010: 2.5V 011: 2.6V 100: 2.7V 101: 2.8V 110: 2.9V 111: 1.1V(仅在 PWR_PVDCR0.EXVCCINEN=1 时有效, 其它情况请不要设定该值)</td> <td>R/W</td> </tr> <tr> <td>b3</td> <td>Reserved</td> <td>-</td> <td>预留位, 写入时写"0"。</td> <td>R/W</td> </tr> <tr> <td>b2~b0</td> <td>PVD1 LVL</td> <td>PVD1 阈值电压选择</td> <td>000: 2.0V 001: 2.1V 010: 2.3V 011: 2.5V 100: 2.6V 101: 2.7V 110: 2.8V 111: 2.9V</td> <td>R/W</td> </tr> </tbody> </table>	位	标记	位名	功能	读写	b7	Reserved	-	预留位, 写入时写"0"。	R/W	b6~b4	PVD2 LVL	PVD2 阈值电压选择	000: 2.1V 001: 2.3V 010: 2.5V 011: 2.6V 100: 2.7V 101: 2.8V 110: 2.9V 111: 1.1V(仅在 PWR_PVDCR0.EXVCCINEN=1 时有效, 其它情况请不要设定该值)	R/W	b3	Reserved	-	预留位, 写入时写"0"。	R/W	b2~b0	PVD1 LVL	PVD1 阈值电压选择	000: 2.0V 001: 2.1V 010: 2.3V 011: 2.5V 100: 2.6V 101: 2.7V 110: 2.8V 111: 2.9V	R/W	<table border="1"> <thead> <tr> <th>位</th> <th>标记</th> <th>位名</th> <th>功能</th> <th>读写</th> </tr> </thead> <tbody> <tr> <td>b7</td> <td>Reserved</td> <td>-</td> <td>预留位, 写入时写"0"。</td> <td>R/W</td> </tr> <tr> <td>b6~b4</td> <td>PVD2 LVL</td> <td>PVD2 阈值电压选择</td> <td>000: 2.1V 001: 2.3V 010: 2.5V 011: 2.6V 100: 2.7V 101: 2.8V 110: 2.9V 111: 1.1V(仅在 PWR_PVDCR0.EXVCCINEN=1 时有效, 其它情况请不要设定该值) 注: 上記阈值是芯片工作在高速模式、超低速模式、停止模式时的阈值, 芯片工作在超高速模式时的阈值请参考电气特性。</td> <td>R/W</td> </tr> <tr> <td>b3</td> <td>Reserved</td> <td>-</td> <td>预留位, 写入时写"0"。</td> <td>R/W</td> </tr> <tr> <td>b2~b0</td> <td>PVD1 LVL</td> <td>PVD1 阈值电压选择</td> <td>000: 2.0V 001: 2.1V 010: 2.3V 011: 2.5V 100: 2.6V 101: 2.7V 110: 2.8V 111: 2.9V 注: 上記阈值是芯片工作在高速模式、超低速模式、停止模式时的阈值, 芯片工作在超高速模式时的阈值请参考电气特性。</td> <td>R/W</td> </tr> </tbody> </table>	位	标记	位名	功能	读写	b7	Reserved	-	预留位, 写入时写"0"。	R/W	b6~b4	PVD2 LVL	PVD2 阈值电压选择	000: 2.1V 001: 2.3V 010: 2.5V 011: 2.6V 100: 2.7V 101: 2.8V 110: 2.9V 111: 1.1V(仅在 PWR_PVDCR0.EXVCCINEN=1 时有效, 其它情况请不要设定该值) 注: 上記阈值是芯片工作在高速模式、超低速模式、停止模式时的阈值, 芯片工作在超高速模式时的阈值请参考电气特性。	R/W	b3	Reserved	-	预留位, 写入时写"0"。	R/W	b2~b0	PVD1 LVL	PVD1 阈值电压选择	000: 2.0V 001: 2.1V 010: 2.3V 011: 2.5V 100: 2.6V 101: 2.7V 110: 2.8V 111: 2.9V 注: 上記阈值是芯片工作在高速模式、超低速模式、停止模式时的阈值, 芯片工作在超高速模式时的阈值请参考电气特性。	R/W
位	标记	位名	功能	读写																																																
b7	Reserved	-	预留位, 写入时写"0"。	R/W																																																
b6~b4	PVD2 LVL	PVD2 阈值电压选择	000: 2.1V 001: 2.3V 010: 2.5V 011: 2.6V 100: 2.7V 101: 2.8V 110: 2.9V 111: 1.1V(仅在 PWR_PVDCR0.EXVCCINEN=1 时有效, 其它情况请不要设定该值)	R/W																																																
b3	Reserved	-	预留位, 写入时写"0"。	R/W																																																
b2~b0	PVD1 LVL	PVD1 阈值电压选择	000: 2.0V 001: 2.1V 010: 2.3V 011: 2.5V 100: 2.6V 101: 2.7V 110: 2.8V 111: 2.9V	R/W																																																
位	标记	位名	功能	读写																																																
b7	Reserved	-	预留位, 写入时写"0"。	R/W																																																
b6~b4	PVD2 LVL	PVD2 阈值电压选择	000: 2.1V 001: 2.3V 010: 2.5V 011: 2.6V 100: 2.7V 101: 2.8V 110: 2.9V 111: 1.1V(仅在 PWR_PVDCR0.EXVCCINEN=1 时有效, 其它情况请不要设定该值) 注: 上記阈值是芯片工作在高速模式、超低速模式、停止模式时的阈值, 芯片工作在超高速模式时的阈值请参考电气特性。	R/W																																																
b3	Reserved	-	预留位, 写入时写"0"。	R/W																																																
b2~b0	PVD1 LVL	PVD1 阈值电压选择	000: 2.0V 001: 2.1V 010: 2.3V 011: 2.5V 100: 2.6V 101: 2.7V 110: 2.8V 111: 2.9V 注: 上記阈值是芯片工作在高速模式、超低速模式、停止模式时的阈值, 芯片工作在超高速模式时的阈值请参考电气特性。	R/W																																																
7.7.29 PWR_PVDDSR	bit4/bit0 为预留位 bit5 PVD2DETF LG 的清除条件为读出后对本位写 0。 bit1 PVD1DETF LG 的清除条件为读出后对本位写 0。	bit4 变更为 PVD2MON, bit0 变更为 PVD1MON。 PVD2MON 功能: 0: VCC ≤ VPVD2 或者外部输入比较电压 ≤ PVD2 内部基准电压 1: PVD2 无效时或者 VCC > VPVD2 或者外部输入比较电压 > PVD2 内部基准电压 对本位写 0 清除 PVD2DETF LG 位 PVD1MON 功能: 0: VCC ≤ VPVD1 1: PVD1 无效时或者 VCC > VPVD1 对本位写 0 清除 PVD1DETF LG 位																																																		
表 错误!文档中没有指定样式的文字。-2 CPU 时钟频率和 FLASH 读等待周期对照表	<table border="1"> <thead> <tr> <th rowspan="2">CPU时钟频率 (hclk)</th> <th colspan="2">FRMC寄存器位FLWT[3:0]设定</th> </tr> <tr> <th>普通读模式 (SLPMRD=0)</th> <th>超低功耗读模式 (SLPMRD=1)</th> </tr> </thead> <tbody> <tr> <td>132MHz < Fclk ≤ 168MHz</td> <td>FLWT[3:0]=4'b0100 插入4个等待读周期</td> <td>不支持</td> </tr> </tbody> </table>	CPU时钟频率 (hclk)	FRMC寄存器位FLWT[3:0]设定		普通读模式 (SLPMRD=0)	超低功耗读模式 (SLPMRD=1)	132MHz < Fclk ≤ 168MHz	FLWT[3:0]=4'b0100 插入4个等待读周期	不支持	<table border="1"> <thead> <tr> <th rowspan="2">CPU时钟频率 (hclk)</th> <th colspan="2">FRMC寄存器位FLWT[3:0]设定</th> </tr> <tr> <th>普通读模式 (SLPMRD=0)</th> <th>超低功耗读模式 (SLPMRD=1)</th> </tr> </thead> <tbody> <tr> <td>168MHz < Fclk ≤ 200MHz</td> <td>FLWT[3:0]=4'b0101 插入5个等待读周期</td> <td>不支持</td> </tr> <tr> <td>132MHz < Fclk ≤ 168MHz</td> <td>FLWT[3:0]=4'b0100 插入4个等待读周期</td> <td>不支持</td> </tr> </tbody> </table>	CPU时钟频率 (hclk)	FRMC寄存器位FLWT[3:0]设定		普通读模式 (SLPMRD=0)	超低功耗读模式 (SLPMRD=1)	168MHz < Fclk ≤ 200MHz	FLWT[3:0]=4'b0101 插入5个等待读周期	不支持	132MHz < Fclk ≤ 168MHz	FLWT[3:0]=4'b0100 插入4个等待读周期	不支持																															
CPU时钟频率 (hclk)	FRMC寄存器位FLWT[3:0]设定																																																			
	普通读模式 (SLPMRD=0)	超低功耗读模式 (SLPMRD=1)																																																		
132MHz < Fclk ≤ 168MHz	FLWT[3:0]=4'b0100 插入4个等待读周期	不支持																																																		
CPU时钟频率 (hclk)	FRMC寄存器位FLWT[3:0]设定																																																			
	普通读模式 (SLPMRD=0)	超低功耗读模式 (SLPMRD=1)																																																		
168MHz < Fclk ≤ 200MHz	FLWT[3:0]=4'b0101 插入5个等待读周期	不支持																																																		
132MHz < Fclk ≤ 168MHz	FLWT[3:0]=4'b0100 插入4个等待读周期	不支持																																																		

9.9.2 EFM_FSTP	b1 FSLP	b1 FSTP																																																						
9.9.3 EFM_FRMC	b24 CRST0	b24 CRST																																																						
9.9.6 EFM_FSCLR	b5 COLERRCLR 清除读冲突错误标志位	b5 COLERRCLR 清除读写冲突错误标志位																																																						
9.9.7 EFM_FITE	b2 RDCOLERRITE	b2 COLERRITE																																																						
表 错误!文档中没有指定样式的文字。-3 SRAM 读写访问的等待周期设定和 CPU 时钟频率的关系	<table border="1"> <thead> <tr> <th>等待周期(CPU 访问周期)</th> <th>访问高速SRAM (SRAMH) 允许的 CPU时钟频率范围</th> <th>访问其它SRAM (SRAM1,2,3,Ret_SRAM) 允许的CPU时钟频率范围</th> </tr> </thead> <tbody> <tr> <td>0wait(1个CPU周期访问)</td> <td>0~168MHz</td> <td>0~100MHz</td> </tr> <tr> <td>1wait(2个CPU周期访问)</td> <td>0~168MHz</td> <td>0~168MHz</td> </tr> <tr> <td>2wait(3个CPU周期访问)</td> <td>0~168MHz</td> <td>0~168MHz</td> </tr> <tr> <td>3wait(4个CPU周期访问)</td> <td>0~168MHz</td> <td>0~168MHz</td> </tr> <tr> <td>4wait(5个CPU周期访问)</td> <td>0~168MHz</td> <td>0~168MHz</td> </tr> <tr> <td>5wait(6个CPU周期访问)</td> <td>0~168MHz</td> <td>0~168MHz</td> </tr> <tr> <td>6wait(7个CPU周期访问)</td> <td>0~168MHz</td> <td>0~168MHz</td> </tr> <tr> <td>7wait(8个CPU周期访问)</td> <td>0~168MHz</td> <td>0~168MHz</td> </tr> </tbody> </table>	等待周期(CPU 访问周期)	访问高速SRAM (SRAMH) 允许的 CPU时钟频率范围	访问其它SRAM (SRAM1,2,3,Ret_SRAM) 允许的CPU时钟频率范围	0wait(1个CPU周期访问)	0~168MHz	0~100MHz	1wait(2个CPU周期访问)	0~168MHz	0~168MHz	2wait(3个CPU周期访问)	0~168MHz	0~168MHz	3wait(4个CPU周期访问)	0~168MHz	0~168MHz	4wait(5个CPU周期访问)	0~168MHz	0~168MHz	5wait(6个CPU周期访问)	0~168MHz	0~168MHz	6wait(7个CPU周期访问)	0~168MHz	0~168MHz	7wait(8个CPU周期访问)	0~168MHz	0~168MHz	<table border="1"> <thead> <tr> <th>等待周期(CPU 访问周期)</th> <th>访问高速SRAM (SRAMH) 允许的 CPU时钟频率范围</th> <th>访问其它SRAM (SRAM1,2,3,Ret_SRAM) 允许的CPU时钟频率范围</th> </tr> </thead> <tbody> <tr> <td>0wait(1个CPU周期访问)</td> <td>0~200MHz</td> <td>0~100MHz</td> </tr> <tr> <td>1wait(2个CPU周期访问)</td> <td>0~200MHz</td> <td>0~200MHz</td> </tr> <tr> <td>2wait(3个CPU周期访问)</td> <td>0~200MHz</td> <td>0~200MHz</td> </tr> <tr> <td>3wait(4个CPU周期访问)</td> <td>0~200MHz</td> <td>0~200MHz</td> </tr> <tr> <td>4wait(5个CPU周期访问)</td> <td>0~200MHz</td> <td>0~200MHz</td> </tr> <tr> <td>5wait(6个CPU周期访问)</td> <td>0~200MHz</td> <td>0~200MHz</td> </tr> <tr> <td>6wait(7个CPU周期访问)</td> <td>0~200MHz</td> <td>0~200MHz</td> </tr> <tr> <td>7wait(8个CPU周期访问)</td> <td>0~200MHz</td> <td>0~200MHz</td> </tr> </tbody> </table>	等待周期(CPU 访问周期)	访问高速SRAM (SRAMH) 允许的 CPU时钟频率范围	访问其它SRAM (SRAM1,2,3,Ret_SRAM) 允许的CPU时钟频率范围	0wait(1个CPU周期访问)	0~200MHz	0~100MHz	1wait(2个CPU周期访问)	0~200MHz	0~200MHz	2wait(3个CPU周期访问)	0~200MHz	0~200MHz	3wait(4个CPU周期访问)	0~200MHz	0~200MHz	4wait(5个CPU周期访问)	0~200MHz	0~200MHz	5wait(6个CPU周期访问)	0~200MHz	0~200MHz	6wait(7个CPU周期访问)	0~200MHz	0~200MHz	7wait(8个CPU周期访问)	0~200MHz	0~200MHz
等待周期(CPU 访问周期)	访问高速SRAM (SRAMH) 允许的 CPU时钟频率范围	访问其它SRAM (SRAM1,2,3,Ret_SRAM) 允许的CPU时钟频率范围																																																						
0wait(1个CPU周期访问)	0~168MHz	0~100MHz																																																						
1wait(2个CPU周期访问)	0~168MHz	0~168MHz																																																						
2wait(3个CPU周期访问)	0~168MHz	0~168MHz																																																						
3wait(4个CPU周期访问)	0~168MHz	0~168MHz																																																						
4wait(5个CPU周期访问)	0~168MHz	0~168MHz																																																						
5wait(6个CPU周期访问)	0~168MHz	0~168MHz																																																						
6wait(7个CPU周期访问)	0~168MHz	0~168MHz																																																						
7wait(8个CPU周期访问)	0~168MHz	0~168MHz																																																						
等待周期(CPU 访问周期)	访问高速SRAM (SRAMH) 允许的 CPU时钟频率范围	访问其它SRAM (SRAM1,2,3,Ret_SRAM) 允许的CPU时钟频率范围																																																						
0wait(1个CPU周期访问)	0~200MHz	0~100MHz																																																						
1wait(2个CPU周期访问)	0~200MHz	0~200MHz																																																						
2wait(3个CPU周期访问)	0~200MHz	0~200MHz																																																						
3wait(4个CPU周期访问)	0~200MHz	0~200MHz																																																						
4wait(5个CPU周期访问)	0~200MHz	0~200MHz																																																						
5wait(6个CPU周期访问)	0~200MHz	0~200MHz																																																						
6wait(7个CPU周期访问)	0~200MHz	0~200MHz																																																						
7wait(8个CPU周期访问)	0~200MHz	0~200MHz																																																						
10.2.1 SRAM_WTCR	b30-b28: Ret_SRAMWWT[2:0] b26-b24: Ret_SRAMRWT[2:0] b22-b20: SRAMHWWT[2:0] b18-b16: SRAMHRWT[2:0] b14-b12: SRAM3WWT[2:0] b10-b8 : SRAM3RWT[2:0] b6-b4: SRAM12WWT[2:0] b2-b0: SRAM12RWT[2:0]	b30-b28: SRAMR_WWT [2:0] b26-b24: SRAMR_RWT [2:0] b22-b20: SRAMH_WWT[2:0] b18-b16: SRAMH_RWT[2:0] b14-b12: SRAM3_WWT[2:0] b10-b8 : SRAM3_RWT[2:0] b6-b4: SRAM12_WWT[2:0] b2-b0: SRAM12_RWT[2:0]																																																						
10.2.5 SRAM_CKSR	b4 Ret_SRAMPYERR b3 SRAMHPYERR b2 SRAM12PYERR	b4 SRAMR_PYERR b3 SRAMH_PYERR b2 SRAM12_PYERR																																																						
11.3.7 通用控制	PA11 PA12 与 USBFS_DM USBFS_DP 引脚复用, 内藏约 500KΩ 的下拉电阻, 且一直有效。	PA11 PA12 与 USBFS_DM USBFS_DP 引脚复用, 内藏约 400KΩ 的下拉电阻, 且一直有效。																																																						
11.4.7 特殊控制寄存器 (PSPCR)		说明中功能名 TCK_SWCLK、TMS_SWDIO、TDO_TRACESWO、TDI、nTRST 分别改为 JTCK_SWCLK、JTMS_SWDIO、JTDO_TRACESWO、JTDI、NJTRST																																																						
11.4.8 公共控制寄存器 (PCCR)	RDWT[1:0] 读端口等待设定 <table border="1"> <thead> <tr> <th>设定值</th> <th>等待周期</th> <th>推荐工作频率</th> </tr> </thead> <tbody> <tr> <td>00</td> <td>无等待</td> <td>~42MHz</td> </tr> <tr> <td>01 (默认值)</td> <td>1周期</td> <td>42~84MHz</td> </tr> <tr> <td>10</td> <td>2周期</td> <td>84~126MHz</td> </tr> <tr> <td>11</td> <td>3周期</td> <td>126~168MHz</td> </tr> </tbody> </table>	设定值	等待周期	推荐工作频率	00	无等待	~42MHz	01 (默认值)	1周期	42~84MHz	10	2周期	84~126MHz	11	3周期	126~168MHz	RDWT[1:0] 读端口等待设定 <table border="1"> <thead> <tr> <th>设定值</th> <th>等待周期</th> <th>推荐工作频率</th> </tr> </thead> <tbody> <tr> <td>00</td> <td>无等待</td> <td>~42MHz</td> </tr> <tr> <td>01 (默认值)</td> <td>1周期</td> <td>42~84MHz</td> </tr> <tr> <td>10</td> <td>2周期</td> <td>84~126MHz</td> </tr> <tr> <td>11</td> <td>3周期</td> <td>126~200MHz</td> </tr> </tbody> </table>	设定值	等待周期	推荐工作频率	00	无等待	~42MHz	01 (默认值)	1周期	42~84MHz	10	2周期	84~126MHz	11	3周期	126~ 200MHz																								
设定值	等待周期	推荐工作频率																																																						
00	无等待	~42MHz																																																						
01 (默认值)	1周期	42~84MHz																																																						
10	2周期	84~126MHz																																																						
11	3周期	126~168MHz																																																						
设定值	等待周期	推荐工作频率																																																						
00	无等待	~42MHz																																																						
01 (默认值)	1周期	42~84MHz																																																						
10	2周期	84~126MHz																																																						
11	3周期	126~ 200MHz																																																						

12.3 向量表	USARTx_EI USARTx_RTO	USARTx_REI USARTx_RTOI																							
12.4.9 中断控制器的内部触发事件说明		增加： 使用内部触发事件需要清零 PWR_FCG0.AOS 位，使能外设电路触发功能。																							
12.5.2, INT_NMIENR	bit8: PREENR	bit8: REPENR																							
	bit9: RDEDENR	bit9: RECCENR																							
12.5.3, INT_NMIFR	bit8: PREFR	bit8: REPFRR																							
	bit9: RDEDFR	bit9: RECCFR																							
12.5.4, INT_NMICFR	bit8: PRECFR	bit8: REPCFR																							
	bit9: RDEDCFR	bit9: RECCCFR																							
12.5.6, INT_EIFR	bit0~bit15:INT_EIFR0~15	bit0~bit15:EIFR0~15																							
12.5.6, INT_EICFR	bit0~bit15:INT_EICFR[15:0]	bit0~bit15:EICFR[15:0]																							
12.5.10, INT_VSSEL	bit0~bit31:SEL0~31	bit0~bit31:VSEL0~31																							
12.5.14, INT_IER	bit0~bit31:INT_IER0~31	bit0~bit31:IER0~31																							
13 自动运行系统		增加自动运行系统的独立章节																							
14. 键盘扫描控制模块	KEY 主要特性	KEYSCAN 主要特性																							
	EIFR.EICPR	EIFR.EIFR																							
14.5.3 KEYSAN_SSR	KEYSCAN_SSR	KEYSCAN_SSR																							
	当前工作的 SCAN 管脚位	当前工作的 SCAN 管脚为																							
存储保护单元 15.3.1 只允许部分空间访问	<table border="1"> <thead> <tr> <th>区域0设置</th> <th>区域1设置</th> <th>权限</th> <th>非法访问动作</th> </tr> </thead> <tbody> <tr> <td></td> <td></td> <td>读禁止/写禁止</td> <td>使用区域0的设置</td> </tr> <tr> <td rowspan="2">区域0 允许读/允许写</td> <td></td> <td>读允许/写允许</td> <td>-</td> </tr> <tr> <td>区域1 允许读/禁止写</td> <td>读允许/写禁止</td> <td>使用区域1的设置</td> </tr> <tr> <td></td> <td></td> <td>读允许/写允许</td> <td>-</td> </tr> <tr> <td></td> <td></td> <td>读禁止/写禁止</td> <td>使用区域0的设置</td> </tr> </tbody> </table>	区域0设置	区域1设置	权限	非法访问动作			读禁止/写禁止	使用区域0的设置	区域0 允许读/允许写		读允许/写允许	-	区域1 允许读/禁止写	读允许/写禁止	使用区域1的设置			读允许/写允许	-			读禁止/写禁止	使用区域0的设置	<p>15.3.1 只允许部分空间访问</p> <p>例：将背景区域权限设置为禁止读/禁止写，区域0 设置为允许读/允许写，区域为允许读禁止写，区域0 范围覆盖区域1。</p>
区域0设置	区域1设置	权限	非法访问动作																						
		读禁止/写禁止	使用区域0的设置																						
区域0 允许读/允许写		读允许/写允许	-																						
	区域1 允许读/禁止写	读允许/写禁止	使用区域1的设置																						
		读允许/写允许	-																						
		读禁止/写禁止	使用区域0的设置																						

15.3.2 只禁止部分空间访问	<table border="1"> <thead> <tr> <th>区域0设置</th> <th>区域1设置</th> <th>区域2设置</th> <th>权限</th> <th>非法访问动作</th> </tr> </thead> <tbody> <tr> <td></td> <td></td> <td></td> <td>读允许/写禁止</td> <td>使用区域0的设置</td> </tr> <tr> <td rowspan="4">区域0 允许读/允许写</td> <td rowspan="2">区域1 允许读/禁止写</td> <td></td> <td>读允许/写允许</td> <td>-</td> </tr> <tr> <td>区域2 禁止读/禁止写</td> <td>读允许/写禁止</td> <td>使用区域1的设置</td> </tr> <tr> <td></td> <td></td> <td>读禁止/写禁止</td> <td>读访问使用区域2的设置 写访问使用区域12优先级高的设置</td> </tr> <tr> <td></td> <td></td> <td>读禁止/写禁止</td> <td>使用区域2的设置</td> </tr> <tr> <td></td> <td></td> <td></td> <td>读禁止/写禁止</td> <td>使用区域2的设置</td> </tr> <tr> <td></td> <td></td> <td></td> <td>读允许/写禁止</td> <td>使用区域0的设置</td> </tr> </tbody> </table>	区域0设置	区域1设置	区域2设置	权限	非法访问动作				读允许/写禁止	使用区域0的设置	区域0 允许读/允许写	区域1 允许读/禁止写		读允许/写允许	-	区域2 禁止读/禁止写	读允许/写禁止	使用区域1的设置			读禁止/写禁止	读访问使用区域2的设置 写访问使用区域12优先级高的设置			读禁止/写禁止	使用区域2的设置				读禁止/写禁止	使用区域2的设置				读允许/写禁止	使用区域0的设置	<p>-15.3.2 只禁止部分空间访问。</p> <p>例：将背景区域权限设置为允许读/禁止写，区域0 设置为允许读/允许写，区域1 设置为允许读/禁止写，区域0 覆盖区域1，区域2 设置为禁止读/禁止写。</p> 
区域0设置	区域1设置	区域2设置	权限	非法访问动作																																		
			读允许/写禁止	使用区域0的设置																																		
区域0 允许读/允许写	区域1 允许读/禁止写		读允许/写允许	-																																		
		区域2 禁止读/禁止写	读允许/写禁止	使用区域1的设置																																		
			读禁止/写禁止	读访问使用区域2的设置 写访问使用区域12优先级高的设置																																		
			读禁止/写禁止	使用区域2的设置																																		
			读禁止/写禁止	使用区域2的设置																																		
			读允许/写禁止	使用区域0的设置																																		
15.4.1 MPU_RGDn	<p>b31-b5: MPU_nRGADDR[31:5]</p> <p>b4-b0: MPU_nRGSIZE[4:0]</p>	<p>b31-b5: MPU_nRGADDR[31:5]</p> <p>b4-b0: MPU_nRGSIZE[4:0]</p>																																				
15.4.3 MPU_CR	<p>b17 FMPUBRP FMPU 背景读权限设置 0: FMPU 背景空间允许 USBFS-DMA 读 1: FMPU 背景空间禁止 USBFS-DMA 读</p> <p>b16 FMPUBWP FMPU 背景写权限设置 0: FMPU 背景空间允许 USBFS-DMA 写 1: FMPU 背景空间禁止 USBFS-DMA 写</p> <p>b9 SMPU1BRP SMPU1 背景读权限设置 0: SMPU1 背景空间允许系统 DMAC_1 读 1: SMPU1 背景空间禁止系统 DMAC_1 读</p> <p>b8 SMPU1BWP SMPU1 背景写权限设置 0: SMPU1 背景空间允许系统 DMAC_1 写 1: SMPU1 背景空间禁止系统 DMAC_1 写</p> <p>b1 SMPU2BRP SMPU2 背景读权限设置 0: SMPU2 背景空间允许系统 DMA_2 读 1: SMPU2 背景空间禁止系统 DMA_2 读</p> <p>b0 SMPU2BWP SMPU2 背景写权限设置 0: SMPU2 背景空间允许系统 DMA_2 写 1: SMPU2 背景空间禁止系统 DMA_2 写</p>	<p>b17/b16/b9/b8/b1/b0 标记和功能错误修改</p> <p>b17 FMPUBWP FMPU 背景写权限设置 0: FMPU 背景空间允许 USBFS-DMA 写 1: FMPU 背景空间禁止 USBFS-DMA 写</p> <p>b16 FMPUBRP FMPU 背景读权限设置 0: FMPU 背景空间允许 USBFS-DMA 读 1: FMPU 背景空间禁止 USBFS-DMA 读</p> <p>b9 SMPU1BWP SMPU1 背景写权限设置 0: SMPU1 背景空间允许系统 DMAC_1 写 1: SMPU1 背景空间禁止系统 DMAC_1 写</p> <p>b8 SMPU1BRP SMPU1 背景读权限设置 0: SMPU1 背景空间允许系统 DMAC_1 读 1: SMPU1 背景空间禁止系统 DMAC_1 读</p> <p>b1 SMPU2BWP SMPU2 背景写权限设置 0: SMPU2 背景空间允许系统 DMA_2 写 1: SMPU2 背景空间禁止系统 DMA_2 写</p> <p>b0 SMPU2BRP SMPU2 背景读权限设置 0: SMPU2 背景空间允许系统 DMA_2 读 1: SMPU2 背景空间禁止系统 DMA_2 读</p>																																				

	1: SMPU2 背景空间禁止系统 DMA_2 写	
15.4.7 IP 访问保护寄存器	<p>b29 MSTPWRP</p> <p>功能:</p> <p>0: 允许对MSTP的写操作</p> <p>1: 禁止对 MSTP 的写操作</p>	<p>b29 MSTPWRP</p> <p>功能:</p> <p>0: 允许对寄存器 PWR_FCG0/1/2/3、PWR_FCG0PC 的写操作</p> <p>1: 禁止对寄存器 PWR_FCG0/1/2/3、PWR_FCG0PC 的写操作</p>
	<p>b28 MSTPRDP</p> <p>功能:</p> <p>0: 允许对寄存器 MSTP 的读操作</p> <p>1: 禁止对寄存器 MSTP 的读操作</p>	<p>b28 MSTPRDP</p> <p>功能:</p> <p>0: 允许对寄存器 PWR_FCG0/1/2/3、PWR_FCG0PC 的读操作</p> <p>1: 禁止对寄存器 PWR_FCG0/1/2/3、PWR_FCG0PC 的读操作</p>
	<p>b27 SYSCWRP</p> <p>功能:</p> <p>0: 允许对 SYSC 的写操作</p> <p>1: 禁止对 SYSC 的写操作</p>	<p>b27 SYSCWRP</p> <p>功能:</p> <p>0: 允许对 RMU/CMU/PWC 的写操作</p> <p>1: 禁止对 RMU/CMU/PWC 的写操作</p>
	<p>b26 SYSCRD P</p> <p>功能:</p> <p>0: 允许对 SYSC 的读操作</p> <p>1: 禁止对 SYSC 的读操作</p>	<p>b26 SYSCRD P</p> <p>功能:</p> <p>0: 允许对 RMU/CMU/PWC 的读操作</p> <p>1: 禁止对 RMU/CMU/PWC 的读操作</p>
	<p>b23 SRAMCWRP</p> <p>0: 允许对 SRAMC 写操作</p> <p>1: 禁止对 SRAMC 写操作</p>	<p>b23 SRAMCWRP</p> <p>0: 允许对 【10,内置 SRAM】 的寄存器写操作</p> <p>1: 禁止对 【10,内置 SRAM】 的寄存器写操作</p>
	<p>b22 SRAMCRDP</p> <p>0: 允许对 SRAMC 读操作</p> <p>1: 禁止对 SRAMC 读操作</p>	<p>b22 SRAMCRDP</p> <p>0: 允许对 【10,内置 SRAM】 的寄存器读操作</p> <p>1: 禁止对 【10,内置 SRAM】 的寄存器读操作</p>
	<p>b21 DMPUWRP</p> <p>0: 允许对 DMPU 的写操作</p> <p>1: 禁止对 DMPU 的写操作</p>	<p>b21 DMPUWRP</p> <p>0: 允许对 SMPU1/SMPU2/FMPU/IPMPU 的写操作</p> <p>1: 禁止对 SMPU1/SMPU2/FMPU/IPMPU 的写操作</p>
	<p>b20 DMPURDP</p> <p>0: 允许对 DMPU 的读操作</p> <p>1: 禁止对 DMPU 的读操作</p>	<p>b20 DMPURDP</p> <p>0: 允许对 SMPU1/SMPU2/FMPU/IPMPU 的读操作</p> <p>1: 禁止对 SMPU1/SMPU2/FMPU/IPMPU 的读操作</p>
ADC 18.5.3 ~18.5.4	<p>18.5.3 模块停止功能设定</p> <p>通过设定模块停止寄存器, 可以设定 A/D 转换器为工作和停止状态。模块停止寄存器的初始值是设定为停止状态的, 需要 A/D 模块工作时请先设定相应的模块停止寄存器位取消停止。具体请参考低功耗说明章节。</p> <p>18.5.4 切换低功耗模式的注意事项</p> <p>在设置模块停止状态或者待机状态时, 请将 A/D 转换器停止。具体顺序为 ADCSTR.STRT 位写“0”, 并读出确认已清 0。</p>	<p>18.5.3 模块停止与低功耗设定的注意事项</p> <p>通过设定寄存器 PWR_FCG3, 可以设定 ADC 模块停止, 降低功耗。ADC 初始状态为停止状态。需要 A/D 模块工作时请先设定 PWR_FCG3 寄存器相应位取消停止, 并等待 1us 以后再启动 A/D 转换。</p> <p>在设置模块停止前, 请先确认 A/D 处于转换停止中, 即 ADCSTR.STRT 位为“0”。</p> <p>在设置系统进入停止模式 (STOP) 前, 请先将 ADC 设定为模块停止模式。</p> <p>具体请参考低功耗说明章节。</p>
21.5.3, CCSR	bit3~0: DCLK	bit3~0: CKDIV
25.5.3,	bit3:-	bit3:ALMF

RTC_CR2		
27.5.3	波特率寄存器 (USART_BRR)	波特率寄存器 (USART_BRR)
	复位值: 0x0000FF00	复位值: 0x0000FFFF
27.5.6	控制寄存器 3 (USART_CR3)	控制寄存器 3 (USART_CR3)
	表格中 b23 b22 b21 未合并	表格中合并 b23~b21
29.12.3	MIDI 说明: SPI 下次存取时间设定位	主机下次存取数据间隔闲置时间设定位
SPI_CFG1 寄存器 位功能说明	MSSDL 说明: SS 无效延迟设定位	主机 SS 无效延迟设定位
	MSSI 说明: SCK 延迟设定位	主机 SS 闲置时间设定位
29.12.5 SPI_CFG2 寄存器位功能说明	MSSIESCK 延迟允许 MSSDLE SS 无效延迟设定允许 MIDIE SPI 下次存取延迟允许	MSSIE 主机 SS 闲置时间设定允许 MSSDLE 主机 SS 无效延迟设定允许 MIDIE 主机下次存取数据间隔闲置时间设定允许
CAN 32.4.8 数据接收	2.设定 RFIE, RAIE 和 AFWL	2.设定 RFIE, RAFIE 和 AFWL
32.5.22	TTCAN 触发时间寄存器 (CAN_TRG_TRIG)	TTCAN 触发时间寄存器 (CAN_TT_TRIG)
32.5.23	TTCAN 触发看门时间寄存器 (TRG_WTRIG)	TTCAN 触发看门时间寄存器 (TT_WTRIG)
32.5.7	CAN 接收和发送中断使能寄存器(CAN_RTIE)	CAN 接收和发送中断使能寄存器(CAN_RTIE)
	b5 ROIE	b5 RFIE
32.5.8	CAN 接收和发送中断 状态 寄存器 (CAN_RTIF)	CAN 接收和发送中断 状态 寄存器 (CAN_RTIF)
	b5 ROIF	b5 RFIF
32.5.9	CAN 错误中断使能和标志寄存器 (CAN_ERRINT)	CAN 错误中断使能和标志寄存器 (CAN_ERRINT)
	表格 b5 WPIE	表格 b5 EPIE
32.5.12	CAN 警告限定寄存器 (CAN_AFWL)	CAN 警告限定寄存器 (CAN_LIMIT)
32.5.20	TTCAN 参考消息寄存器 (CAN_REF_MSG)	TTCAN 参考消息寄存器 (CAN_REF_MSG)
	REF_ID=0 REF_ID[28:0]有效	REF_IDE=0: REF_ID[10:0]有效
	REF_ID=1 REF_ID[28:0]有效	REF_IDE=1: REF_ID[28:0]有效
USB2.0 全速模块 33.5.4.4	并在 1ms 到 15ms 后将其清零。	并在 1ms 到 15m 内将其清零。
33.7.2.4	USBFS 全局中断状态寄存器 (USBFS_GINTSTS)	USBFS 全局中断状态寄存器 (USBFS_GINTSTS)
	b31 WKUPINT	b31 WUPINT
	b7 GOUTNAKEFF	b7 GONAKEFF
33.7.2.5	USBFS 全局中断 屏蔽寄存器 (USBFS_GINTMSK)	USBFS 全局中断 屏蔽寄存器 (USBFS_GINTMSK)
	b31 WKUPINTM	b31 WUPINTM
	b7 GOUTNAKEFFM	b7 GONAKEFFM
33.7.3.4	USBFS 主机周期性发送 FIFO/队列状态寄存器 (USBFS_HPTXSTS)	USBFS 主机周期性发送 FIFO/队列状态寄存器 (USBFS_HPTXSTS)
	表格中 b23~b16 PTXQTOP[7:0]	表格中 b23~b16 PTXQSAV[7:0]
33.7.4.2		删除表格中 TCTL 位
33.7.4.8	USBFS 设备 IN 端点 FIFO 空中断屏蔽寄存器 (USBFS_DIEPEMPMSK)	USBFS 设备 IN 端点 FIFO 空中断屏蔽寄存器 (USBFS_DIEPEMPMSK)

	INEPTmkXFEM	INEPTXFEM																																																																										
33.7.4.11	b3:TO b4:ITTXFE	b3: TOC b4: TTXFE																																																																										
调试控制器 38.4 引脚排列和 调试端口引脚	<table border="1"> <thead> <tr> <th rowspan="2">SWJ-DP 引脚名称</th> <th colspan="2">JTAG调试端口</th> <th colspan="2">SW调试端口</th> <th rowspan="2">MCU引脚分 配</th> </tr> <tr> <th>类 型</th> <th>说 明</th> <th>类 型</th> <th>调 试 分 配</th> </tr> </thead> <tbody> <tr> <td>nTRST</td> <td>I</td> <td>JTAG测试复位</td> <td>-</td> <td>-</td> <td>PA8</td> </tr> <tr> <td>TCK/SWCLK</td> <td>I</td> <td>JTAG测试时钟</td> <td>I</td> <td>串行时钟</td> <td>PB14</td> </tr> <tr> <td>TMS/SWDIO</td> <td>I</td> <td>JTAG测试模式选择</td> <td>I / O</td> <td>串行线数据输入 /输出</td> <td>PB15</td> </tr> <tr> <td>TDI</td> <td>I</td> <td>JTAG测试数据输入</td> <td>-</td> <td>-</td> <td>PB12</td> </tr> <tr> <td>TDO</td> <td>O</td> <td>JTAG测试数据输出</td> <td>-</td> <td>-</td> <td>PB13</td> </tr> </tbody> </table>	SWJ-DP 引脚名称	JTAG调试端口		SW调试端口		MCU引脚分 配	类 型	说 明	类 型	调 试 分 配	nTRST	I	JTAG测试复位	-	-	PA8	TCK/SWCLK	I	JTAG测试时钟	I	串行时钟	PB14	TMS/SWDIO	I	JTAG测试模式选择	I / O	串行线数据输入 /输出	PB15	TDI	I	JTAG测试数据输入	-	-	PB12	TDO	O	JTAG测试数据输出	-	-	PB13	<table border="1"> <thead> <tr> <th rowspan="2">SWJ-DP 引脚名称</th> <th colspan="2">JTAG调试端口</th> <th colspan="2">SW调试端口</th> </tr> <tr> <th>类 型</th> <th>说 明</th> <th>类 型</th> <th>调 试 分 配</th> </tr> </thead> <tbody> <tr> <td>NJTRST</td> <td>I</td> <td>JTAG测试复位</td> <td>-</td> <td>-</td> </tr> <tr> <td>JTCK_SWCLK</td> <td>I</td> <td>JTAG测试时钟</td> <td>I</td> <td>串行时钟</td> </tr> <tr> <td>JTMS_SWDIO</td> <td>I</td> <td>JTAG测试模式选 择</td> <td>I/ O</td> <td>串行线数据输 入/输出</td> </tr> <tr> <td>JTDI</td> <td>I</td> <td>JTAG测试数据输 入</td> <td>-</td> <td>-</td> </tr> <tr> <td>JTDO_TRACES WO</td> <td>O</td> <td>JTAG测试数据输 出</td> <td>-</td> <td>-</td> </tr> </tbody> </table>	SWJ-DP 引脚名称	JTAG调试端口		SW调试端口		类 型	说 明	类 型	调 试 分 配	NJTRST	I	JTAG测试复位	-	-	JTCK_SWCLK	I	JTAG测试时钟	I	串行时钟	JTMS_SWDIO	I	JTAG测试模式选 择	I/ O	串行线数据输 入/输出	JTDI	I	JTAG测试数据输 入	-	-	JTDO_TRACES WO	O	JTAG测试数据输 出	-	-
SWJ-DP 引脚名称	JTAG调试端口		SW调试端口		MCU引脚分 配																																																																							
	类 型	说 明	类 型	调 试 分 配																																																																								
nTRST	I	JTAG测试复位	-	-	PA8																																																																							
TCK/SWCLK	I	JTAG测试时钟	I	串行时钟	PB14																																																																							
TMS/SWDIO	I	JTAG测试模式选择	I / O	串行线数据输入 /输出	PB15																																																																							
TDI	I	JTAG测试数据输入	-	-	PB12																																																																							
TDO	O	JTAG测试数据输出	-	-	PB13																																																																							
SWJ-DP 引脚名称	JTAG调试端口		SW调试端口																																																																									
	类 型	说 明	类 型	调 试 分 配																																																																								
NJTRST	I	JTAG测试复位	-	-																																																																								
JTCK_SWCLK	I	JTAG测试时钟	I	串行时钟																																																																								
JTMS_SWDIO	I	JTAG测试模式选 择	I/ O	串行线数据输 入/输出																																																																								
JTDI	I	JTAG测试数据输 入	-	-																																																																								
JTDO_TRACES WO	O	JTAG测试数据输 出	-	-																																																																								
调试控制器 38.2 DBG 系统框 图 38.3 SWJ-DP 调试 端口		图或表中的功能名 TCK_SWCLK、TMS_SWDIO、TDO_TRACESWO、TDI、nTRST 分别改为 JTCK_SWCLK、JTMS_SWDIO、JTDO_TRACESWO、JTDI、NJTRST																																																																										
39.3 通用工作条 件	<table border="1"> <thead> <tr> <th>符 号</th> <th>参 数</th> <th>条 件</th> <th>Mi n.</th> <th>Ty p.</th> <th>Ma x.</th> <th>单 位</th> </tr> </thead> <tbody> <tr> <td rowspan="4">f_{HC} LK</td> <td rowspan="2">内 部 A H B</td> <td>高速模式^[1] PWRC2.DVS=1</td> <td rowspan="2">0</td> <td rowspan="2">-</td> <td rowspan="2">168</td> <td rowspan="4"></td> </tr> <tr> <td>PWRC2.DDAS =1111</td> </tr> <tr> <td rowspan="2">时 钟 频 率</td> <td>超低速模式 PWRC2.DVS= 10</td> <td rowspan="2">0</td> <td rowspan="2">-</td> <td rowspan="2">8</td> </tr> <tr> <td>PWRC2.DDAS</td> </tr> </tbody> </table>	符 号	参 数	条 件	Mi n.	Ty p.	Ma x.	单 位	f _{HC} LK	内 部 A H B	高速模式 ^[1] PWRC2.DVS=1	0	-	168		PWRC2.DDAS =1111	时 钟 频 率	超低速模式 PWRC2.DVS= 10	0	-	8	PWRC2.DDAS	<table border="1"> <thead> <tr> <th>符 号</th> <th>参 数</th> <th>条 件</th> <th>Mi n.</th> <th>Ty p.</th> <th>Ma x.</th> <th>单 位</th> </tr> </thead> <tbody> <tr> <td rowspan="4">f_{HCL} K</td> <td rowspan="2">内 部 A H B</td> <td>超高速模式^[1] PWRC2.DVS=00 PWRC2.DDAS=1111</td> <td rowspan="2">0</td> <td rowspan="2">-</td> <td rowspan="2">200</td> <td rowspan="4">MH z</td> </tr> <tr> <td>高速模式^[1] PWRC2.DVS=11</td> </tr> <tr> <td rowspan="2">时 钟 频 率</td> <td>超低速模式 PWRC2.DVS=10 PWRC2.DDAS=1000</td> <td rowspan="2">0</td> <td rowspan="2">-</td> <td rowspan="2">8</td> </tr> <tr> <td>PWRC2.DDAS=1000</td> </tr> </tbody> </table>	符 号	参 数	条 件	Mi n.	Ty p.	Ma x.	单 位	f _{HCL} K	内 部 A H B	超高速模式 ^[1] PWRC2.DVS=00 PWRC2.DDAS=1111	0	-	200	MH z	高速模式 ^[1] PWRC2.DVS=11	时 钟 频 率	超低速模式 PWRC2.DVS=10 PWRC2.DDAS=1000	0	-	8	PWRC2.DDAS=1000																																
符 号	参 数	条 件	Mi n.	Ty p.	Ma x.	单 位																																																																						
f _{HC} LK	内 部 A H B	高速模式 ^[1] PWRC2.DVS=1	0	-	168																																																																							
		PWRC2.DDAS =1111																																																																										
	时 钟 频 率	超低速模式 PWRC2.DVS= 10	0	-	8																																																																							
		PWRC2.DDAS																																																																										
符 号	参 数	条 件	Mi n.	Ty p.	Ma x.	单 位																																																																						
f _{HCL} K	内 部 A H B	超高速模式 ^[1] PWRC2.DVS=00 PWRC2.DDAS=1111	0	-	200	MH z																																																																						
		高速模式 ^[1] PWRC2.DVS=11																																																																										
	时 钟 频 率	超低速模式 PWRC2.DVS=10 PWRC2.DDAS=1000	0	-	8																																																																							
		PWRC2.DDAS=1000																																																																										
表 39-4 复位和 电源控制模块特 性	<table border="1"> <thead> <tr> <th>符 号</th> <th>参 数</th> <th>条 件</th> <th>最 小 值</th> <th>典 型 值</th> <th>最 大 值</th> <th>单 位</th> </tr> </thead> <tbody> <tr> <td rowspan="2">V_{BOR}</td> <td rowspan="2">BOR的 监测电 压</td> <td>ICG1.BOR_LEV[1:0]=00</td> <td>1.80</td> <td>1.90</td> <td>2.00</td> <td>V</td> </tr> <tr> <td>ICG1.BOR_LEV [1:0]=01</td> <td>1.90</td> <td>2.00</td> <td>2.10</td> <td>V</td> </tr> </tbody> </table>	符 号	参 数	条 件	最 小 值	典 型 值	最 大 值	单 位	V _{BOR}	BOR的 监测电 压	ICG1.BOR_LEV[1:0]=00	1.80	1.90	2.00	V	ICG1.BOR_LEV [1:0]=01	1.90	2.00	2.10	V	增加超高速模式下的 BOR/PVD 特性, 详见附件 2. <table border="1"> <thead> <tr> <th>符 号</th> <th>参 数</th> <th>条 件</th> <th>最 小 值</th> <th>典 型 值</th> <th>最 大 值</th> <th>单 位</th> </tr> </thead> <tbody> <tr> <td rowspan="2">V_{BOR}</td> <td rowspan="2">BOR的 监测电 压</td> <td>超高速模式 ICG1.BOR_LEV[1:0]=00</td> <td>1.88</td> <td>1.99</td> <td>2.09</td> <td>V</td> </tr> <tr> <td>ICG1.BOR_LEV [1:0]=01</td> <td>1.99</td> <td>2.09</td> <td>2.20</td> <td>V</td> </tr> </tbody> </table>	符 号	参 数	条 件	最 小 值	典 型 值	最 大 值	单 位	V _{BOR}	BOR的 监测电 压	超高速模式 ICG1.BOR_LEV[1:0]=00	1.88	1.99	2.09	V	ICG1.BOR_LEV [1:0]=01	1.99	2.09	2.20	V																																				
符 号	参 数	条 件	最 小 值	典 型 值	最 大 值	单 位																																																																						
V _{BOR}	BOR的 监测电 压	ICG1.BOR_LEV[1:0]=00	1.80	1.90	2.00	V																																																																						
		ICG1.BOR_LEV [1:0]=01	1.90	2.00	2.10	V																																																																						
符 号	参 数	条 件	最 小 值	典 型 值	最 大 值	单 位																																																																						
V _{BOR}	BOR的 监测电 压	超高速模式 ICG1.BOR_LEV[1:0]=00	1.88	1.99	2.09	V																																																																						
		ICG1.BOR_LEV [1:0]=01	1.99	2.09	2.20	V																																																																						

				ICG1.BOR_LEV [1:0]=10	2.00	2.10	2.20	V				ICG1.BOR_LEV [1:0]=10	2.09	2.20	2.30	V
				ICG1.BOR_LEV [1:0]=11	2.20	2.30	2.40	V				ICG1.BOR_LEV [1:0]=11	2.30	2.40	2.51	V
	V _{PVD1}	PVD1 监测电 压 ⁽³⁾		PVD1LVL[2:0]=000	1.90	2.00	2.10	V		高速模式		ICG1.BOR_LEV[1:0]=00	1.80	1.90	2.00	V
				PVD1LVL[2:0]=001	2.00	2.10	2.20	V		超低速模式		ICG1.BOR_LEV [1:0]=01	1.90	2.00	2.10	V
				PVD1LVL[2:0]=010	2.20	2.30	2.40	V				ICG1.BOR_LEV [1:0]=10	2.00	2.10	2.20	V
				PVD1LVL[2:0]=011	2.43	2.55	2.67	V				ICG1.BOR_LEV [1:0]=11	2.20	2.30	2.40	V
				PVD1LVL[2:0]=100	2.53	2.65	2.77	V			超高速模式		PVD1LVL[2:0]=000	1.99	2.09	2.20
				PVD1LVL[2:0]=101	2.63	2.75	2.87	V				PVD1LVL[2:0]=001	2.09	2.20	2.30	V
				PVD1LVL[2:0]=110	2.73	2.85	2.97	V				PVD1LVL[2:0]=010	2.30	2.40	2.51	V
				PVD1LVL[2:0]=111	2.83	2.95	3.07	V				PVD1LVL[2:0]=011	2.54	2.67	2.79	V
	V _{PVD1}	PVD1 监测电 压 ⁽³⁾		PVD2LVL[2:0]=000	2.00	2.10	2.20	V	V _{PVD1}	PVD1 监测电 压 ⁽³⁾		PVD1LVL[2:0]=100	2.65	2.77	2.90	V
				PVD2LVL[2:0]=000	2.00	2.10	2.20	V				PVD1LVL[2:0]=101	2.75	2.88	3.00	V
				PVD2LVL[2:0]=001	2.20	2.30	2.40	V				PVD1LVL[2:0]=110	2.85	2.98	3.11	V
				PVD2LVL[2:0]=010	2.43	2.55	2.67	V				PVD1LVL[2:0]=111	2.96	3.08	3.21	V
				PVD2LVL[2:0]=011	2.53	2.65	2.77	V			高速模式	PVD1LVL[2:0]=000	1.90	2.00	2.10	V
				PVD2LVL[2:0]=100	2.63	2.75	2.87	V		超低速模式		PVD1LVL[2:0]=001	2.00	2.10	2.20	V
				PVD2LVL[2:0]=101	2.73	2.85	2.97	V				PVD1LVL[2:0]=010	2.20	2.30	2.40	V
				PVD2LVL[2:0]=110 ⁽¹⁾	2.83	2.95	3.07	V				PVD1LVL[2:0]=011	2.43	2.55	2.67	V
				PVD2LVL[2:0]=111 ⁽²⁾	1.00	1.10	1.20	V				PVD1LVL[2:0]=100	2.53	2.65	2.77	V
												PVD1LVL[2:0]=101	2.63	2.75	2.87	V
												PVD1LVL[2:0]=110	2.73	2.85	2.97	V
												PVD1LVL[2:0]=111	2.83	2.95	3.07	V
											超高速模式	PVD2LVL[2:0]=000	2.09	2.20	2.30	V
												PVD2LVL[2:0]=001	2.30	2.40	2.51	V
												PVD2LVL[2:0]=010	2.54	2.67	2.79	V
												PVD2LVL[2:0]=011	2.65	2.77	2.90	V
												PVD2LVL[2:0]=100	2.75	2.88	3.00	V
												PVD2LVL[2:0]=101	2.85	2.98	3.11	V
									V _{PVD2}	PVD2 监测电 压 ⁽³⁾						

									PVD2LVL[2:0]=110	2.96	3.08	3.21	V																																
									PVD2LVL[2:0]=111 ⁽²⁾	1.05	1.15	1.25	V																																
							高速模式		PVD2LVL[2:0]=000	2.00	2.10	2.20	V																																
							超低速模式		PVD2LVL[2:0]=001	2.20	2.30	2.40	V																																
									PVD2LVL[2:0]=010	2.43	2.55	2.67	V																																
									PVD2LVL[2:0]=011	2.53	2.65	2.77	V																																
									PVD2LVL[2:0]=100	2.63	2.75	2.87	V																																
									PVD2LVL[2:0]=101	2.73	2.85	2.97	V																																
									PVD2LVL[2:0]=110 ⁽¹⁾	2.83	2.95	3.07	V																																
									PVD2LVL[2:0]=111 ⁽²⁾	1.00	1.10	1.20	V																																
39.3.4 供电电流特性	<p>1) 时钟频率选择高速模式 $f_{HCLK}=168\text{MHz}/120\text{MHz}/24\text{MHz}$ 和超低速模式 $f_{HCLK}=8\text{MHz}/1\text{MHz}$。</p> <p>2) 高速模式 $f_{HCLK}=168\text{MHz}/120\text{MHz}$ 下 PLL 处于开启状态。</p>	<p>3) 时钟频率选择超高速模式 $f_{HCLK}=200\text{MHz}$。</p> <p>高速模式 $f_{HCLK}=168\text{MHz}/120\text{MHz}/24\text{MHz}$ 和超低速模式 $f_{HCLK}=8\text{MHz}/1\text{MHz}$。</p> <p>4) 超高速模式 $f_{HCLK}=200\text{MHz}$、高速模式 $f_{HCLK}=168\text{MHz}/120\text{MHz}$ 下 PLL 处于开启状态。</p> <p>增加表 39-5 超高速模式电流消耗，详见附件 2</p>																																											
39.3.17 12 位 ADC 特性	<table border="1"> <thead> <tr> <th>符号</th> <th>参数</th> <th>条件</th> <th>最小值</th> <th>典型值</th> <th>最大值</th> <th>单位</th> </tr> </thead> <tbody> <tr> <td rowspan="2">f_s</td> <td rowspan="2">采样率 $f_{ADC} = 60$ MHz</td> <td>12 位分辨率单 ADC</td> <td>-</td> <td>-</td> <td>2.5</td> <td rowspan="2">MSPS</td> </tr> <tr> <td>12 位分辨率时 间内插双ADC</td> <td>-</td> <td>-</td> <td>4.6</td> </tr> </tbody> </table>	符号	参数	条件	最小值	典型值	最大值	单位	f_s	采样率 $f_{ADC} = 60$ MHz	12 位分辨率单 ADC	-	-	2.5	MSPS	12 位分辨率时 间内插双ADC	-	-	4.6	<table border="1"> <thead> <tr> <th>符号</th> <th>参数</th> <th>条件</th> <th>最小值</th> <th>典型值</th> <th>最大值</th> <th>单位</th> </tr> </thead> <tbody> <tr> <td rowspan="2">f_s</td> <td rowspan="2">采样率 $f_{ADC} = 60$ MHz</td> <td>12 位分辨率单 ADC</td> <td>-</td> <td>-</td> <td>2.5</td> <td rowspan="2">MSPS</td> </tr> <tr> <td>12 位分辨率双 ADC协同动作</td> <td>-</td> <td>-</td> <td>5.0</td> </tr> </tbody> </table>	符号	参数	条件	最小值	典型值	最大值	单位	f_s	采样率 $f_{ADC} = 60$ MHz	12 位分辨率单 ADC	-	-	2.5	MSPS	12 位分辨率双 ADC协同动作	-	-	5.0							
符号	参数	条件	最小值	典型值	最大值	单位																																							
f_s	采样率 $f_{ADC} = 60$ MHz	12 位分辨率单 ADC	-	-	2.5	MSPS																																							
		12 位分辨率时 间内插双ADC	-	-	4.6																																								
符号	参数	条件	最小值	典型值	最大值	单位																																							
f_s	采样率 $f_{ADC} = 60$ MHz	12 位分辨率单 ADC	-	-	2.5	MSPS																																							
		12 位分辨率双 ADC协同动作	-	-	5.0																																								
	5)																																												

变更生效日期或产品 Date Code 说明：2020/8/20

华大半导体 MCU 事业部工程部经理签署：

孙子军

日期：2020.8.19




客户 部确认意见：


签署： 日期：

附 1-1 功能框图


HC32F460 功能框图



HC32D391 功能框图



附 1-2: 总线结构:



附 1-3:

时钟	作用范围	规格
HCLK	CPU、DMA _n (n=1、2)、EFM(主闪存)、SRAM0、SRAM1、SRAM2、SRAMHS、Ret-SRAM、MPU、GPIO、DCU、INTC、QSPI	最高频率 200MHz 可选时钟源的分频: 1, 2, 4, 8, 16, 32, 64
PCLK0	Timer6 计数器用时钟	最高频率 200MHz 可选时钟源的分频: 1, 2, 4, 8, 16, 32, 64
PCLK1	USART _n (n=1~4)、SPI _n (n=1~4)、USBFS (控制逻辑)、Timer0 _n (n=1、2)、TimerA _n (n=1~6)、Timer4 _n (n=1~3)、Timer6 (控制逻辑)、EMB、CRC、HASH、AES、I2S _n (n=1~4) 控制逻辑	最高频率 100MHz 可选时钟源的分频: 1, 2, 4, 8, 16, 32, 64
PCLK2	AD 变换时钟	最高频率 60MHz 可选时钟源的分频: 1, 2, 4, 8, 16, 32, 64 可独立选择时钟源: UPLL _P ,UPLL _Q ,UPLL _R ,MPLL _P ,MPLL _Q ,MPLL _R
PCLK3	RTC (控制逻辑)、I2C _n (n=1、2、3)、CMP、WDT、SWDT (控制逻辑)	最高频率 50MHz 可选时钟源的分频: 1, 2, 4, 8, 16, 32, 64
PCLK4	ADC (控制逻辑)、TRNG	最高频率 100MHz 可选时钟源的分频: 1, 2, 4, 8, 16, 32, 64 可独立选择时钟源: UPLL _P ,UPLL _Q ,UPLL _R ,MPLL _P ,MPLL _Q ,MPLL _R
EXCLK	SDIO _n (n=1、2)、CAN	最高频率 100MHz 可选时钟源的分频: 1, 2, 4, 8, 16, 32, 64
UCLK	USBFS 通信用时钟	频率 48MHz 时钟源可选系统时钟分频 2, 3, 4。

		可独立选择时钟源: UPLL, UPLLQ, UPLL, MPLL, MPLLQ, MPLLR
CANCLK	CAN 通信时钟	频率范围 4~24MHz
STICCLK	CPU 的 SysTickTimer 计数器用时钟, 时钟源为 LRC	可配置为时钟源 LRC 或系统时钟
SWDTCLK	SWDT 计数器用时钟	频率 10KHz
TCK	JTAG 用时钟	最高频率 25MHz
TPIUCLK	Cortex-M4 调试跟踪器用时钟	最高频率 50MHz 可选时钟源的分频: 1, 2, 4
I2SnCLK (n=1~4)	I2Sn(n=1~4)	最高频率 200MHz 可独立选择时钟源: UPLL, UPLLQ, UPLL, MPLL, MPLLQ, MPLLR

附 2: 复位和电源控制模块特性

符号	参数	条件		最小值	典型值	最大值	单位			
V _{BOR}	BOR的监测电压	超高速模式	ICG1.BOR_LEV[1:0]=00	1.88	1.99	2.09	V			
			ICG1.BOR_LEV [1:0]=01	1.99	2.09	2.20	V			
			ICG1.BOR_LEV [1:0]=10	2.09	2.20	2.30	V			
			ICG1.BOR_LEV [1:0]=11	2.30	2.40	2.51	V			
		高速模式 超低速模式	ICG1.BOR_LEV[1:0]=00	1.80	1.90	2.00	V			
			ICG1.BOR_LEV [1:0]=01	1.90	2.00	2.10	V			
			ICG1.BOR_LEV [1:0]=10	2.00	2.10	2.20	V			
			ICG1.BOR_LEV [1:0]=11	2.20	2.30	2.40	V			
V _{PVD1}	PVD1监测电压 ⁽³⁾	超高速模式	PVD1LVL[2:0]=000	1.99	2.09	2.20	V			
			PVD1LVL[2:0]=001	2.09	2.20	2.30	V			
			PVD1LVL[2:0]=010	2.30	2.40	2.51	V			
			PVD1LVL[2:0]=011	2.54	2.67	2.79	V			
			PVD1LVL[2:0]=100	2.65	2.77	2.90	V			
			PVD1LVL[2:0]=101	2.75	2.88	3.00	V			
			PVD1LVL[2:0]=110	2.85	2.98	3.11	V			
			PVD1LVL[2:0]=111	2.96	3.08	3.21	V			
		高速模式 超低速模式	PVD1LVL[2:0]=000	1.90	2.00	2.10	V			
			PVD1LVL[2:0]=001	2.00	2.10	2.20	V			
			PVD1LVL[2:0]=010	2.20	2.30	2.40	V			
			PVD1LVL[2:0]=011	2.43	2.55	2.67	V			
			PVD1LVL[2:0]=100	2.53	2.65	2.77	V			
			PVD1LVL[2:0]=101	2.63	2.75	2.87	V			
			PVD1LVL[2:0]=110	2.73	2.85	2.97	V			
			PVD1LVL[2:0]=111	2.83	2.95	3.07	V			
			V _{PVD2}	PVD2监测电压 ⁽³⁾	超高速模式	PVD2LVL[2:0]=000	2.09	2.20	2.30	V

			PVD2LVL[2:0]=001	2.30	2.40	2.51	V
			PVD2LVL[2:0]=010	2.54	2.67	2.79	V
			PVD2LVL[2:0]=011	2.65	2.77	2.90	V
			PVD2LVL[2:0]=100	2.75	2.88	3.00	V
			PVD2LVL[2:0]=101	2.85	2.98	3.11	V
			PVD2LVL[2:0]=110	2.96	3.08	3.21	V
			PVD2LVL[2:0]=111 ⁽²⁾	1.05	1.15	1.25	V
		高速模式	PVD2LVL[2:0]=000	2.00	2.10	2.20	V
		超低速模式	PVD2LVL[2:0]=001	2.20	2.30	2.40	V
			PVD2LVL[2:0]=010	2.43	2.55	2.67	V
			PVD2LVL[2:0]=011	2.53	2.65	2.77	V
			PVD2LVL[2:0]=100	2.63	2.75	2.87	V
			PVD2LVL[2:0]=101	2.73	2.85	2.97	V
			PVD2LVL[2:0]=110 ⁽¹⁾	2.83	2.95	3.07	V
			PVD2LVL[2:0]=111 ⁽²⁾	1.00	1.10	1.20	V
V _{PVDhyst}	PVD1,2的迟滞 ⁽³⁾			-	100	-	mV
V _{POR} ⁽¹⁾	上电/掉电复位阈值	上升沿VPOR		1.60	1.68	1.76	V
		下降沿VPDR		1.56	1.64	1.72	V
V _{PORhyst}	POR 迟滞			-	40	-	mV
I _{RUSH}	调压器上电时的浪涌电流(POR或从待机唤醒)			-	100	150	mA
T _{NRST}	NRST复位最低宽度			500	-	-	ns
T _{RIPT}	内部复位时间			140	160	200	us
T _{RSTTAO}	上电复位解除时间			-	2500	3000	us

附件 3: 超高速模式电流消耗

模式	Parameter	Symbol	条件	Ta (°C)	产品规格			Unit
					Min	Typ ⁽¹⁾	Max ⁽²⁾	
超高速 模式	f _{clk} = 200MHz	ICC_RUN	while(1),全模块时钟OFF	-40	-	16	-	mA
			while(1),全模块时钟ON	-40	-	29	-	mA
		ICC_DHRystone	CACHE OFF	-40	-	17	-	mA
			CACHE ON	-40	-	19	-	mA
		ICC_SLEEP	全模块时钟OFF	-40	-	11	-	mA
			全模块时钟ON	-40	-	24	-	mA
		ICC_RUN	while(1),全模块时钟OFF	25	-	16	-	mA
			while(1),全模块时钟ON	25	-	29	-	mA
		ICC_DHRystone	CACHE OFF	25	-	17	-	mA
			CACHE ON	25	-	19	-	mA
		ICC_SLEEP	全模块时钟OFF	25	-	11	-	mA
			全模块时钟ON	25	-	24	-	mA
		ICC_RUN	while(1),全模块时钟OFF	85	-	-	22	mA
			while(1),全模块时钟ON	85	-	-	35	mA
		ICC_DHRystone	CACHE OFF	85	-	-	22	mA
			CACHE ON	85	-	-	25	mA
		ICC_SLEEP	全模块时钟OFF	85	-	-	17	mA
			全模块时钟ON	85	-	-	30	mA
		ICC_RUN	while(1),全模块时钟OFF	105	-	-	25	mA
			while(1),全模块时钟ON	105	-	-	39	mA
		ICC_DHRystone	CACHE OFF	105	-	-	24	mA
			CACHE ON	105	-	-	29	mA
		ICC_SLEEP	全模块时钟OFF	105	-	-	21	mA
			全模块时钟ON	105	-	-	34	mA

表 错误!文档中没有指定样式的文字。-6 超高速模式电流消耗

1. Typ 电压条件 V_{cc}=3.3V
2. Max 电压条件 V_{cc}=1.8~3.6V

