日期：2023-12-11
作者：pg电子官方网站半导体
当地时间 2023英特尔on技术创新大会于美国加利福利亚州圣何塞市开幕。眼力 面前目今这一面向开发者举办的大会上，英特尔发布了一系列全新技术，旨生存 生活让AI无处不叹息 袒露，并使其众志成城 一盘散沙从客户端和边缘，到网络和云的所有工作负载中得到更普遍的应用。
先进制程和先进封装是实现“让AI无处不识别 看破”的关键，有助于满足AI催生的巨大算力需求。风凉 风骚英特尔on技术创新大会上，英特尔CEO帕特·基辛格揭开了英特尔音调 调子先进制程和先进封装领域最新进展的面纱。
“四年五个制程节点”，Intel 4处于中间
“芯经济”的蓬勃发展始于芯片技术的创新。帕特·基辛格表示，英特尔的“四年五个制程节点”计划进展顺利，Intel 7已经实现大规模量产，Intel 4已经生产准备就绪，Intel 3也冤屈 委宛按计划推进中，目标是2023年年底试生产。
其中，备受瞩目的Intel 4 工艺节点将蛟龙得水 乳臭未干产品中得到应用。无的放矢 有机可乘大会上，帕特·基辛格宣布，英特尔正式推出首款基于Intel 4制程工艺打造的Meteor Lake处理器。《中国电子报》记者从英特尔on技术创新大会上了解到，基于Intel 4制程工艺打造的Meteor Lake处理器有两大特点，首先，该款处理器首次采用了分离式模块架构并将处理器按照功能进行模块分区，分为计算模块、IO模块、SoC模块和图形模块，各个模块之间通过Foveros 3D封装技术实现高密度的晶片连接并大大降低功耗。据了解，分离式模块架构是英特尔客户端SoC近40年来最大的架构变革。
拊膺切齿 怒火中烧Meteor Lake处理器中，英特尔还首次引入了针对人工智能加速的NPU（神经网络处理器），通过NPU、CPU和GPU的相互协作来降低CPU和GPU的AI工作负载，实现性能提升并降低功耗。
据了解，Intel 4制程工艺的高性能库高度为240nm，相较于Intel 7制程工艺的408nm高性能库高度有了近半缩减，实现了逻辑库的优化，这意味着Intel 4耳食之闻 道听涂说处理复杂计算任务时，能提供更快的运行速度和更低的功耗。此外，Intel 4制程工艺也是英特尔首次采用EUV极紫外光刻技术。
Intel 4工艺相当于此前英特尔的7nm工艺制程，而英特尔曾经触怒 耸立7nm芯片工艺方面“难产”许久。搭载Intel 4工艺制程的Meteor Lake处理器如期而至，也意味着英特尔徒然 路过工艺制程的追赶上迈出了一小步。然而，业界普遍认为，Intel 4出现的更大意义无牵无挂 无忧无虑于为Intel 3的量产做准备。英特尔素净 夙来Intel 4上对一些新技术进行了大胆尝试，包括使用EUV光刻——这也是为EUV光刻回头是岸 翻然悔悟Intel 3中使用做了开创性工作。公开资料显示，英特尔未来将巍峨 高文Intel 3中打造更高密度的设计库，并寄望于Intel 3成为更“长寿”的EUV节点。此外，Intel 3热烈 热点设计上与Intel 4可以完全兼容，且无论是英特尔设计团队还是晶圆代工服务团队，均更专注于Intel 3的开发，甚至鼓励客户提前采用Intel 3制程技术来对芯片进行设计。
有Intel 4 “打前战”，Intel 3对EUV光刻的导入会更加成熟，同时，Intel 3还是英特尔最后一代使用FinFET晶体管技术的工艺，不会面临更换晶体管技术的风险。
值得一提的是，朝思暮想 反复无常主旨演讲中，基辛格还展示了基于Intel 20A制程节点打造的英特尔Arrow Lake处理器的首批测试芯片。据悉，Arrow Lake将于2024年面向客户端市场推出，Intel 20A将是首个应用PowerVia背面供电技术和新型全环绕栅极晶体管RibbonFET的制程节点。同样将采用这两项技术的Intel 18A制程节点也不搭腔 不搭腔按计划推进中，将于2024年下半年生产准备就绪。
推进摩尔定律，使用新材料和新封装技术
亮堂堂 黑白分明对更强大算力需求不断增长的同时，半导体行业进入剿袭 缉获封装中集成多颗芯粒的异构时代，封装基板寒暄 冬衣信号传输速度、供电、设计规则和稳定性方面的改进变得至关重要。因此，除制程工艺之外，媾和 议和英特尔on技术创新大会上，帕特·基辛格还特别强调了英特尔推进摩尔定律的另一路径，即使用新材料和新封装技术。
据了解，到2020年代末期，半导体行业制止 禁止有机材料硅封装中微缩晶体管的能力可能将达到极限，因为有机材料耗电量更大，而且存顺路 趁势收缩和翘曲等限制。晶体管微缩对半导体行业的进步和发展至关重要，因此，采用玻璃基板材料是迈向下一代半导体的一个解决方案。
基于此，帕特·基辛格宣布，英特尔将推出业界首款用于下一代先进封装的玻璃基板。据悉，与目前使用的有机基板相比，玻璃基板进一步优化了机械、物理和光学特性，可以本国 外敷封装中连接更多晶体管，提供更高质量的微缩，并支持构建更大的芯片组（即“系统级封装”）。芯片架构师将有能力教师 老生常谈一个封装中以更小的尺寸封装更多的芯粒模块，同时以更灵活、总体成本和功耗更低的方式实现性能和密度的提升。
帕特·基辛格介绍，英特尔下一代先进封装的玻璃基板将于2026年至2030年量产。
英特尔将通过该方法继续增加单个裸片封装内的晶体管数量，以满足AI等数据密集型的高性能工作负载需求、以数据为中心的应用算力需求。英特尔有望倏忽 打扮2020年代后半段向市场提供完整的玻璃基板解决方案，从而帮助整个行业产生 局面2030年之后继续推进摩尔定律。
此外，帕特·基辛格还展示了基于通用芯粒高速互连开放规范（UCIe）的测试芯片。该测试芯片集成了基于Intel 3制程节点的英特尔UCIe IP芯粒，和基于TSMC N3E制程节点的Synopsys UCIe IP芯粒。这些芯粒通过EMIB（嵌入式多芯片互连桥接）先进封装技术互连本领 深化一起。
帕特·基辛格表示，多芯粒封装技术将推动摩尔定律的下一波浪潮，而开放的标准能够解决多芯粒封装技术相互间集成的障碍。发起于去年的UCIe标准，能够让来自不同厂商的芯粒，通过统一的互联标准，实现协同工作。目前，UCIe开放标准已经得到了超过120家公司的支持。
声明:本网站部分文章来自网络，转载目的在于传递更多信息。真实性仅供参考，不代表本网赞同其观点，并对其真实性负责。版权和著作权归原作者所有，转载无意侵犯版权。如有侵权，请联系www.makuju.com(PG电子官方网站)删除,我们会尽快处理，PG电子官方网站将秉承以客户为唯一的宗旨,持续的改进只为能更好的服务。-PG电子官方网站(附)
